Aneesh Nainani

Cytowane przez

	Wszystkie	Od 2020
Cytowania	1906	405
h-indeks	23	11
i10-indeks	33	12

240

120

180

2008200920102011201220132014201520162017201820192020202120222023202420256 6 25 65 102 170 215 184 239 160 176 150 106 102 73 49 67 8

Dostęp publiczny

Wyświetl wszystko

5 artykułów

3 artykuły

dostępne

niedostępne

Objęte finansowaniem

Współautorzy

Krishna SaraswatProfessor of Electrical Engineering, Stanford UniversityZweryfikowany adres z stanford.edu
Brian R. BennettWashington-Liberty High School; formerly Naval Research Laboratory (NRL), ONR, and MITZweryfikowany adres z navy.mil
Saurabh LodhaP. K. Kelkar Chair Professor, Electrical Engineering, IIT BombayZweryfikowany adres z ee.iitb.ac.in
Udayan GangulyProfessor, Electrical Engineering, IIT BombayZweryfikowany adres z ee.iitb.ac.in
piero pianettaStanford universityZweryfikowany adres z stanford.edu
Shashank GuptaLightmatterZweryfikowany adres z lightmatter.co
J.-Y. Jason LinStanford UniversityZweryfikowany adres z stanford.edu
Ravi Kesh MishraIndian Institute of Science, BangaloreZweryfikowany adres z iisc.ac.in
H.-S. Philip WongProfessor of Electrical Engineering, Stanford UniversityZweryfikowany adres z stanford.edu
Ashish PalDevice & Process Simulation Engineer, Applied MaterialsZweryfikowany adres z amat.com
Duygu KuzumJoan and Irwin Jacobs and Kavli Foundation Endowed Faculty, ECE, University of California, San DiegoZweryfikowany adres z ucsd.edu
Sushant MittalComputational Process, Lam ResearchZweryfikowany adres z lamresearch.com
Robert ChenStanford UniversityZweryfikowany adres z stanford.edu
Hai LinStanford UniversityZweryfikowany adres z stanford.edu
Blanka Magyari-KopeElectrical Engineering, Stanford UniversityZweryfikowany adres z stanford.edu
James S. Harris, Jr.Professor of Electrical Engineering, Stanford UniversityZweryfikowany adres z stanford.edu
Woo-Shik JungElectrical Engineering, Stanford UniversityZweryfikowany adres z stanford.edu
Krishnakali ChaudhuriPurdue UniversityZweryfikowany adres z purdue.edu
Ximeng GuanApple Inc.Zweryfikowany adres z ieee.org
prashant majhiIntel Corp.Zweryfikowany adres z intel.com

Obserwuj

Aneesh Nainani

Stanford Univeristy, Applied Materials

Zweryfikowany adres z stanford.edu - Strona główna

Education Technology e-Learning Machine Learning Data Science Semiconductor Physics


Tytuł Sortuj wg cytatów Sortuj wg roku Sortuj wg tytułu	Cytowane przez Cytowane przez	Rok
Increase in current density for metal contacts to n-germanium by inserting TiO2 interfacial layer to reduce Schottky barrier height JYJ Lin, AM Roy, A Nainani, Y Sun, KC Saraswat Applied Physics Letters 98 (9), 2011	166	2011
GeSn technology: Extending the Ge electronics roadmap 2011 International Electron Devices Meeting, 16.6. 1-16.6. 4, 2011	145*	2011
Fermi-level unpinning and low resistivity in contacts to n-type Ge with a thin ZnO interfacial layer P Paramahans Manik, R Kesh Mishra, V Pavan Kishore, P Ray, A Nainani, ... Applied Physics Letters 101 (18), 2012	135	2012
Contact resistivity reduction through interfacial layer doping in metal-interfacial layer-semiconductor contacts S Gupta, P Paramahans Manik, R Kesh Mishra, A Nainani, MC Abraham, ... Journal of Applied Physics 113 (23), 2013	126	2013
Optimization of the Interface and a High-Mobility GaSb pMOSFET A Nainani, T Irisawa, Z Yuan, BR Bennett, JB Boos, Y Nishi, KC Saraswat IEEE Transactions on Electron Devices 58 (10), 3407-3415, 2011	123	2011
High-mobility Ge N-MOSFETs and mobility degradation mechanisms D Kuzum, T Krishnamohan, A Nainani, Y Sun, PA Pianetta, HSP Wong, ... IEEE transactions on electron devices 58 (1), 59-66, 2010	113	2010
Impact of fixed charge on metal-insulator-semiconductor barrier height reduction J Hu, A Nainani, Y Sun, KC Saraswat, HS Philip Wong Applied Physics Letters 99 (25), 2011	80	2011
Device quality Sb-based compound semiconductor surface: A comparative study of chemical cleaning A Nainani, Y Sun, T Irisawa, Z Yuan, M Kobayashi, P Pianetta, B Bennett, ... Journal of Applied Physics 109 (11), 2011	66	2011
Experimental demonstration of high mobility Ge NMOS D Kuzum, T Krishnamohan, A Nainani, Y Sun, PA Pianetta, KC Saraswat 2009 IEEE International Electron Devices Meeting (IEDM), 1-4, 2009	63	2009
Enhancing hole mobility in III-V semiconductors A Nainani, BR Bennett, J Brad Boos, MG Ancona, KC Saraswat Journal of Applied Physics 111 (10), 2012	59	2012
Schottky barrier height reduction for metal/n-GaSb contact by inserting TiO2 interfacial layer with low tunneling resistance Z Yuan, A Nainani, Y Sun, JYJ Lin, P Pianetta, KC Saraswat Applied Physics Letters 98 (17), 2011	59	2011
Fluorine passivation of vacancy defects in bulk germanium for Ge metal-oxide-semiconductor field-effect transistor application WS Jung, JH Park, A Nainani, D Nam, KC Saraswat Applied Physics Letters 101 (7), 2012	56	2012
InxGa1-xSb channel p-metal-oxide-semiconductor field effect transistors: Effect of strain and heterostructure design A Nainani, Z Yuan, T Krishnamohan, BR Bennett, JB Boos, M Reason, ... Journal of Applied Physics 110 (1), 2011	55	2011
Germanium oxynitride gate interlayer dielectric formed on Ge (100) using decoupled plasma nitridation P Bhatt, K Chaudhuri, S Kothari, A Nainani, S Lodha Applied Physics Letters 103 (17), 2013	49	2013
High performance germanium n-MOSFET with antimony dopant activation beyond 1×10²⁰cm⁻³ G Thareja, J Liang, S Chopra, B Adams, N Patil, SL Cheng, A Nainani, ... 2010 International Electron Devices Meeting, 10.5. 1-10.5. 4, 2010	49	2010
Is strain engineering scalable in FinFET era?: Teaching the old dog some new tricks A Nainani, S Gupta, V Moroz, M Choi, Y Kim, Y Cho, J Gelatos, ... 2012 International Electron Devices Meeting, 18.3. 1-18.3. 4, 2012	45	2012
Development of high-k dielectric for antimonides and a sub 350° C III–V pMOSFET outperforming germanium A Nainani, T Irisawa, Z Yuan, Y Sun, T Krishnamohan, M Reason, ... 2010 International Electron Devices Meeting, 6.4. 1-6.4. 4, 2010	45	2010
Antimonide-based heterostructure p-channel MOSFETs with Ni-alloy source/drain Z Yuan, A Kumar, CY Chen, A Nainani, BR Bennett, JB Boos, ... IEEE electron device letters 34 (11), 1367-1369, 2013	39	2013
InGaSb: Single channel solution for realizing III–V CMOS Z Yuan, A Nainani, A Kumar, X Guan, BR Bennett, JB Boos, MG Ancona, ... 2012 Symposium on VLSI Technology (VLSIT), 185-186, 2012	32	2012
High Performance 400 °C p⁺/n Ge Junctions Using Cryogenic Boron Implantation P Bhatt, P Swarnkar, F Basheer, C Hatem, A Nainani, S Lodha IEEE electron device letters 35 (7), 717-719, 2014	29	2014

Nie można teraz wykonać tej operacji. Spróbuj ponownie później.

Prace 1–20

Cytowania rocznie

Powielone cytowania

Scalone cytowania

Dodaj współautorówWspółautorzy

Obserwuj

Cytowane przez

Współautorzy